南寧信盈達嵌入式

課程目標
本課程結(jié)合目前熱門的FPGA技術(shù)，由多年開發(fā)經(jīng)驗的工程師授課，系統(tǒng)地介紹了FPGA的基本設(shè)計方法。學(xué)習FPGA/CPLD概念的基礎(chǔ)上，  Altera公司和Xilinx公司主流FPGA/CPL的結(jié)構(gòu)與特點。本課程在FPGA應(yīng)用開發(fā)方面主要有：初級篇內(nèi)容包括Verilog  HDL語言基礎(chǔ)，Altera公司FPGA設(shè)計工具Quartus II軟件綜述，F(xiàn)PGA組合邏輯設(shè)計技術(shù)等，高級篇內(nèi)容包括FPGA的硬件設(shè)計技術(shù)，基于Nios  II的SOPC系統(tǒng)設(shè)計，NiosII SOPC系統(tǒng)設(shè)計實例，系統(tǒng)時序邏輯設(shè)計技術(shù)以及基于FPGA的IP核設(shè)計技術(shù)。

【課程大綱】
**階段：

主要幫助學(xué)員了解FPGA系統(tǒng)設(shè)計的基礎(chǔ)知識，掌握FPGA*小系統(tǒng)硬件電路設(shè)計方法，學(xué)會操作QuartusII軟件來完成FPGA的設(shè)計和開發(fā)。
1.可編程邏輯器件簡介
2.可編程邏輯器件的發(fā)展歷史
3.  FPGA/CPLD的基本結(jié)構(gòu)
3.1 FPGA的基本結(jié)
3.2 CPLD的基本結(jié)構(gòu)
3.3 FPGA和CPLD的比較
3.4  FPGA/CPLD的設(shè)計流程
4. PLD/FPGA的分類和使用
5. FPGA關(guān)鍵電路的設(shè)計（*小電路設(shè)計）：
5.1   FPGA管腳設(shè)計
5.2  **配置與調(diào)試接口電路設(shè)計
5.3  高速SDRAM存儲器接口電路設(shè)計
5.4   異步SRAM（ASRAM）存儲器接口電路設(shè)計
5.5  FLASH存儲器接口電路設(shè)計
5.6  開關(guān)、按鍵與發(fā)光LED電路設(shè)計
5.7   VGA接口電路設(shè)計
5.8  PS/2鼠標及鍵盤接口電路設(shè)計
5.9  RS-232串口
5.10   字符型液晶顯示器接口電路設(shè)計
5.11  USB2.0接口芯片CY7C68013電路設(shè)計
5.12  電源電路設(shè)計
5.13   復(fù)位電路設(shè)計
5.14  撥碼開關(guān)電路設(shè)計
5.15  i2c總線電路設(shè)計
5.16  時鐘電路設(shè)計
5.17   圖形液晶電路設(shè)計

第二階段：
介紹熟練掌握硬件描述語言(Verilog  HDL)是FPGA工程師的基本要求。**本節(jié)課程的學(xué)習，學(xué)員可以了解目前*流行的Verilog HDL語言的基本語法，掌握Verilog  HDL語言中*常用的基本語法。**本節(jié)課程學(xué)習，學(xué)員可以設(shè)計一些簡單的FPGA程序，掌握組合邏輯和時序邏輯電路的設(shè)計方法。**實戰(zhàn)訓(xùn)練，學(xué)員可以對Verilog  HDL語言有更深入的理解和認識。
2.1 硬件描述語言簡介
2.1.1 Verilog HDL的特點
2.1.2  V

【質(zhì)量**】

1.每個班提供充足的實踐操作和問題輔導(dǎo)答疑時間。**人手一臺機、1套實驗器材！

2.所有班級均采用小班授課，20%理論 60%實戰(zhàn) 20%項目實踐

3.在學(xué)習期間均會獲得我公司研發(fā)部幾十位資深高級工程師、國際項目經(jīng)理等的技術(shù)支持，除正常學(xué)習

時間外，其他任何時間學(xué)員均可前來進行額外實踐

4.合格頒發(fā)**：全國高新技術(shù)人才《FPGA設(shè)計》**

5.提供一年的的免費技術(shù)支持服務(wù)。

6.優(yōu)秀學(xué)員可以加入信盈達嵌入式研發(fā)中心就職或者兼職參與項目設(shè)計

【學(xué)時安排】

周末班：上午9：30---15：00  下午：15：00----19：30

晚班：19：00---21：30

全日制班：每周一至周五全天

咨詢熱線：陽老師  13647813730   QQ：2237311379