南寧嵌入式工程師基礎班

南寧嵌入式培訓/南寧FPGA系統實訓就業(yè)培訓班

本課程結合目前熱門的FPGA技術，由多年開發(fā)經驗的工程師授課，系統地介紹了FPGA的基本設計方法。學習FPGA/CPLD概念的基礎 上， Altera公司和Xilinx公司主流FPGA/CPLD的結構與特點。本課程在FPGA應用開發(fā)方面主要有：初級篇內容包括 Verilog HDL語言基礎，Altera公司FPGA設計工具Quartus II軟件綜述，FPGA組合邏輯設計技術等，高級篇內容包括FPGA 的硬件設計技術，基于Nios II的SOPC系統設計，NiosII SOPC系統設計實例，系統時序邏輯設計技術以及基于FPGA的IP核設計技術。

課程大綱
階段：主要幫助學員了解FPGA系統設計的基礎知識，掌握FPGA**小系統硬件電路設計方法，學會操作QuartusII軟件來完成FPGA的設計和開發(fā)。
1..編程邏輯器件簡介
2.可編程邏輯器件的發(fā)展歷史
3. FPGA/CPLD的基本結構
3.1 FPGA的基本結構
3.2 CPLD的基本結構
3.3 FPGA和CPLD的比較
3.4 FPGA/CPLD的設計流程
4. PLD/FPGA的分類和使用
5. FPGA關鍵電路的設計（小電路設計）：
5.1  FPGA管腳設計
5.2  下載配置與調試接口電路設計
5.3  高速SDRAM存儲器接口電路設計
5.4  異步SRAM（ASRAM）存儲器接口電路設計
5.5  FLASH存儲器接口電路設計
5.6  開關、按鍵與發(fā)光LED電路設計
5.7  VGA接口電路設計
5.8  PS/2鼠標及鍵盤接口電路設計
5.9  RS-232串口
5.10  字符型液晶顯示器接口電路設計
5.11  USB2.0接口芯片CY7C68013電路設計
5.12  電源電路設計
5.13  復位電路設計
5.14  撥碼開關電路設計
5.15  i2c總線電路設計
5.16  時鐘電路設計
5.17 圖形液晶電路設計

第二階段：介紹熟練掌握硬件描述語言(Verilog HDL)是FPGA工程師的基本要求。本節(jié)課程的學習，學員可以了解目前流行的 Verilog HDL語言的基本語法，掌握Verilog HDL語言中常用的基本語法。本節(jié)課程學習，學員可以設計一些簡單的FPGA程序，掌 握組合邏輯和時序邏輯電路的設計方法。實戰(zhàn)訓練，學員可以對Verilog HDL語言有更深入的理解和認識。
2.1 硬件描述語言簡介
2.1.1 Verilog HDL的特點
2.1.2 Verilog HDL的設計流程簡介
2.2 Verilog模塊的基本概念和結構
2.2.1 Verilog模塊的基本概念
2.2.2 Verilog HDL模塊的基本結構
2.3 數據類型及其常量及變量
2.4 運算符及表達式
2.4.1 算術運算符
2.4.2 關系運算符
2.4.3 邏輯運算符
2.4.4 按位邏輯運算符
2.4.5 條件運算符
2.4.6 移位運算符
2.4.7 拼接運算符
2.4.8 縮減運算符
2.5 條件語句和循環(huán)語句
2.5.1 條件語句
2.5.2 case 語句
2.5.3 while語句
2.5.4 for語句
2.6 結構說明語句
2.6.1 initial語句
2.6.2 always語句
2.6.3 task和function語句
2.7 系統函數和任務
2.7.1 標準輸出任務
2.7.2 仿真控制任務
2.7.3 時間度量系統函數
2.7.4 文件管理任務
2.8 小結

第三階段 Altera FPGA設計
3.1 Altera高密度FPGA
3.1.1 主流高端FPGA——Stratix系列
3.1.2 內嵌高速串行收發(fā)器的FPGA Stratix GX系列
3.2 Altera的Cyclone系列低成本FPGA
3.2.1 新型可編程架構
3.2.2 嵌入式存儲資源
3.2.3 專用外部存儲接口電路
3.2.4 支持的接口和**
3.2.5 鎖相環(huán)的實現
3.2.6 I/O特性
3.2.7 Nios II嵌入式處理器
3.2.8 配置方案
3.3 Altera的MAX II系列CPLD器件
3.4 Quartus II軟件綜述
3.4.1 Quartus II軟件的特點及支持的器件
3.4.2 Quartus II軟件的工具及功能簡介
3.4.3 Quartus II軟件的用戶界面
3.5 設計輸入
3.5.1 建立工程
3.5.2 建立設計
3.6 綜合
3.7 布局布線
3.8 仿真
3.9 編程與配置
3.10 小結

第四階段：隨著FPGA芯片的性能和密度不斷提高, 基于FPGA產品開發(fā)正在逐漸成熟并且在很多領域得到了應用。本階段重點學習在FPGA產品設計核心技術
4.1 FPGA的硬件設計技術
4.2 基于Nios II的SOPC系統設計
4.3 Nios II的SOPC系統的設計實例
4.4 系統時序邏輯設計技術
4.5 基于FPGA的IP核設計技術
4.6FPGA的數據采集系統設計
4.7 基于FPGA的硬件回路仿真器設計

第五階段Alter的IP工具
5.1 IP的概念
5.2 Alter可提供的IP
5.3 Alter IP在設計中的作用
5.4使用Alter的基本宏功能
5.5使用Alter的IP核

第六階段：總結答疑，由工程師帶領學員設計項目

質量**：
1.每個班提供充足的實踐操作和問題輔導答疑時間。**人手一臺機、1套實驗器材！
2.所有班級均采用小班授課，20%理論 60%實戰(zhàn) 20%項目實踐。
3.在學習期間均會獲得我公司研發(fā)部幾十位資深高級工程師、國際項目經理等的技術支持，除正常學習時間外，其他任何時間學員均可前來進行額外實踐。
4.合格頒發(fā)證書：全國高新技術人才《FPGA設計》證書。
5.提供一年的的免費技術支持服務。
6.優(yōu)秀學員可以加入信盈達嵌入式研發(fā)中心就職或者兼職參與項目設計。

周末班：上午9：30---15：00  下午：15：00----19：30
晚班：19：00---21：30
全日制班：每周一至周五全天

如需了解更多課程詳情，請撥打我們的免費咨詢電話：13647813730（微信）陽老師

在線咨詢QQ  NO1：2237311379  NO2：3133920977